rily が 2026年08月31日00時25分28秒 に編集
コメント無し
本文の変更
私が過去に設計して使っていた、ディスクリートなヘッドホンアンプの回路図と設計式を載せておこうと思います。 ヘッドホンアンプですが言い換えれば、電流の流せるオペアンプですね。オペアンプを設計するのにも参考になるかもしれません。 回路 = こちらが回路になります。  一段目の入力にJFETを用いており、入力にコンデンサを用いないDCアンプにしました。二段差動方式で大きなオープンループゲインを取り、三段目をフォールテッドカスコード回路にすることで出力電圧を大きく取っています。 使用したトランジスタ = 基本的に使用したトランジスタ -
後述のQ3~Q6やU1,U3を除いて
後述の$Q_3$〜$Q_6$や$U_1$,$U_3$を除いて
基本的にいずれのトランジスタも、小信号用の2SC1815/2SA1015などの小信号用低雑音トランジスタを用いましょう。今回は2SC1740/2SA933(とその同等品)を用いました。 --- 差動増幅回路とそのテール電流 = 一段目差動増幅器のJFET - 
J1,J2は東芝の2SK2145BLを使いました。 ++2SK2145はVGSが選別された2つのJFETがペアで1つのチップに内蔵されているので便利です。++ ++ゲートのR27,R10は発振防止です。数kΩ台のを使いましょう。++
$J_1$,$J_2$は東芝の2SK2145BLを使いました。 ++2SK2145は$V_{GS}$が選別された2つのJFETがペアで1つのチップに内蔵されているので便利です。++ ++ゲートの$R_{27}$,$R_{10}$は発振防止です。数$\,\text{k}\Omega$台のを使いましょう。++
一段目差動増幅器のテール電流と定電流回路 - 
Q17とQ18とR22で一段目のJFETに流すテール電流を決定しています。計算式ですが、一つのJFETに流れる電流は半分になるので
$Q_{17}$と$Q_{18}$と$R_{22}$で一段目のJFETに流すテール電流を決定しています。計算式ですが、一つのJFETに流れる電流は半分になるので
$${I_{t1}=\frac{V_{BE(Q_{18})}}{2R_{22}}}$$
になります。VBEは大体0.65Vで考えるといいと思います。 ++大体1mA〜3mA以下にしています。++
になります。$V_{BE(Q18)}$は大体$0.65\,\text{V}$で考えるといいと思います。 ++大体$1$〜$3\,\text{mA}$以下にしています。++
==増やせばゲインが増える一方で、発熱も増えてゲート漏れ電流が増加して出力アプセット電圧が増えるので、DCアンプにしたい場合は注意です。その対策としてカスコードブートストラップ回路を挿入しています。== 二段目差動増幅器のトランジスタ -  小信号用汎用かつ低雑音な2SC1740/2SC933を用いました。それらと同等品を使っても構いません。
++特に二段目差動増幅用は、ベースエミッタ間電圧VBEが近いものを選別して使いましょう。じゃないと出力オフセット電圧を合わせるのが大変です。++ ++お互いのトランジスタペアを熱結合しておきましょう。熱結合すると温度が変化してもお互いのVBEが近い値で揃うので、誤差を相殺し温度に対して安定動作できます。++
++特に二段目差動増幅用は、ベースエミッタ間電圧$V_{BE}$が近いものを選別して使いましょう。じゃないと出力オフセット電圧を合わせるのが大変です。++ ++お互いのトランジスタペアを熱結合しておきましょう。熱結合すると温度が変化してもお互いの$V_{BE}$が近い値で揃うので、誤差を相殺し温度に対して安定動作できます。++
二段目差動増幅器のテール電流 - 
二段目のテール電流は、一段目のテール電流とR1(R2)とR12、二段目差動増幅器のトランジスタQ1(Q2)のVBEで決まります。一つのトランジスタに流れるテール電流は半分になるので
二段目のテール電流は、一段目のテール電流と$R_1$($R_2$)と$R_{12}$、二段目差動増幅器のトランジスタ$Q_1$($Q_2$)の$V_{BE}$で決まります。一つのトランジスタに流れるテール電流は半分になるので
$${I_{t2}=\frac{I_{t1}R_1-V_{BE(Q_1)}}{2R_{27}}}$$ となります。
++大体2mA〜7mAにしています。++
++大体$2$〜$7\,\text{mA}$にしています。++
==先程と同じく、電流を増やせば発熱が増えます。その対策としてカスコード回路を挿入しています。== カスコードの(電圧/電流) = 一段目差動増幅回路のカスコードブートストラップ回路と二段目差動増幅回路直下のカスコード回路の電圧について説明します。 一段目カスコードブートストラップ回路の電圧 - 
==この回路でJFETにかかるVDSを制限して、JFETの発熱を抑えます。== I3は0.1mAの定電流ダイオードを用いています。 カスコード電圧はI3とR4、Q10,Q11のVBEから決まるので
==この回路でJFETにかかる$V_{DS}$を制限して、JFETの発熱を抑えます。== $I_3$は$0.1\,\text{mA}$の定電流ダイオードを用いています。 カスコード電圧は$I_3$と$R_4$、$Q_{10}$,$Q_{11}$の$V_{BE}$から決まるので
$${V_{cas1}=V_{DS(J1)}\simeq I_3R_4-V_{BE(Q10)}}$$ また $${I_{t1}R_1>V_{cas1}>V_{DS(Q1)(sat)}}$$ で設計します。
++大体3Vぐらいにしています。 ただしVcas1を増やしすぎるとJFETの発熱量が増えていき、出力オフセット電圧が増えます++ ==I3が0.1mAと非常に低いため、Q10とQ11のベース電流の分でR4に流れる電流が低下してVcas1が計算値より低くなります。なのでR4は計算値より少しだけ増やすのがコツです。またC3はこの電流による発振防止コンデンサです。1μF以上のをつけましょう。==
++大体$3\,\text{V}$ぐらいにしています。 ただし$V_{cas1}$を増やしすぎるとJFETの発熱量が増えていき、出力オフセット電圧が増えます++ ==$I_{3}$が$0.1mA$と非常に低いため、$Q_{10}$と$Q_{11}$のベース電流の分で$R_4$に流れる電流が低下して$V_{cas1}$が計算値より低くなります。なので$R_4$は計算値より少しだけ増やすのがコツです。また$C_3$はこの電流による発振防止コンデンサです。$1\mu F$以上のをつけましょう。==
二段目カスコード回路の電圧 -  ++こちらにカスコードを用いた理由は、周波数特性の良い小信号用トランジスタを使いつつ、そのトランジスタの発熱を抑えたかったからです。++
I2には10mAの定電流ダイオード用いています。 ++I2のダイオードは、ロスが大きいので5mAのものにしてR11を22kΩにしてもいいと思います。++ カスコード電圧はQ1,Q2の(相対)コレクタ電圧以上にする必要があります。この電圧はQ1のVceが0に近いと見ると
$I_2$には$10mA$の定電流ダイオード用いています。 ++I2のダイオードは、ロスが大きいので$5\,\text{mA}$のものにして$R_{11}$を$22\,\text{k}\Omega$にしてもいいと思います。++ カスコード電圧は$Q_1$,$Q_2$の(相対)コレクタ電圧以上にする必要があります。この電圧は$Q_1$の$V_{CE}$が$0$に近いと見ると
$${V_{C2}\simeq2I_{t2}R_{12}}$$ そして
カスコード電圧Vcas2は
カスコード電圧$V_{cas2}$は
$${V_{cas2}=V_{F(D_2)}-V_{BE(Q_3)}}$$ このとき $${I_{t2}R_3>V_{cas2}> V_{C2}}$$
が成り立つようにカスコード電圧Vcas2を調整してください。今回はLEDの順方向電圧用いましたが、抵抗を用いても構いません。 ++大体Vcas2 = VC2 + 3Vぐらいで設計してます。 もしVcas2が足りなければ、追加でダイオードを追加しても良いです。++ ++Q3,Q5は1W以上のを用いましょう。++ ==Vcas2を高くしすぎるとそれに比例してQ1,Q2の発熱量が高くなります。==
が成り立つようにカスコード電圧$V_{cas2}$を調整してください。今回はLEDの順方向電圧用いましたが、抵抗を用いても構いません。 ++大体$V_{cas2} = V_{C2} + 3V$ぐらいで設計してます。 もし$V_{cas2}$が足りなければ、追加でダイオードを追加しても良いです。++ ++$Q_3$,$Q_5$は$1W$以上のを用いましょう。++ ==$V_{cas2}$を高くしすぎるとそれに比例して$Q_1$,$Q_2$の発熱量が高くなります。==
三段目(フォールテッドカスコード回路)のテール電流 -  ++フォールテッドカスコードを用いた理由は、二段目の差動増幅器直下のカスコードにより出力電圧の最大値が下がってまい、飽和しやすくなるからです。++
フォールテッドカスコード回路は、トランジスタQ3,Q5のコレクタ電圧を固定するだけでなく、R3,R6の電圧も同時に固定されます。この際Q3,Q6に流れる電流はR3,R6から先程のテール電流を差し引いた値です。一つのトランジスタに流れるテール電流It3は
フォールテッドカスコード回路は、トランジスタ$Q_3$,$Q_5$のコレクタ電圧を固定するだけでなく、$R_3$,$R_6$の電圧も同時に固定されます。この際$Q_3$,$Q_6$に流れる電流は$R_3$,$R_6$から先程のテール電流を差し引いた値です。一つのトランジスタに流れるテール電流$I_{t3}$は
$${I_{t3}=\frac{I_2R_{11}-V_{BE(Q_4)}}{R_3}-I_{t2}}$$ です。
++大体3mA〜8mAにしています。++ ++Q4,Q6には1W以上のトランジスタを用いましょう。++
++大体$3$〜$8\,\text{mA}$にしています。++ ++$Q_4$,$Q_6$には$1\,\text{W}$以上のトランジスタを用いましょう。++
三段目のカレントミラー回路 -  三段目に使用したカレントミラー用トランジスタも、上記の小信号汎用トランジスタです。
++ただしそれなりの電流(It3)と電圧がかかるので、1W程度のトランジスタにしたほうが良いかもしれませんね。++ ++三段目に使用したカレントミラー用トランジスタも、ベースエミッタ間電圧VBEが近いものを選別して使いましょう。じゃないと出力オフセット電圧を合わせるのが大変です。++
++ただしそれなりの電流($I_{t3}$)と電圧がかかるので、$1\,\text{W}$程度のトランジスタにしたほうが良いかもしれませんね。++ ++三段目に使用したカレントミラー用トランジスタも、ベースエミッタ間電圧$V_{BE}$が近いものを選別して使いましょう。じゃないと出力オフセット電圧を合わせるのが大変です。++
出力段 = 出力段のアイドリング電流 - 
++アイドリング電流は出力段トランジスタが常にオン状態にさせることで、出力電圧がそのトランジスタのVBEを下回って0Vに近づいたときに、トランジスタがoffになって歪みを生じさせないための回路になります。++ 後述のバイアス電圧Vbから励振段トランジスタのVBEと出力段トランジスタのVBEを差し引いた電圧がR23,R24に掛かりアイドリング電流が求まります。なのでアイドリング電流Iiは
++アイドリング電流は出力段トランジスタが常にオン状態にさせることで、出力電圧がそのトランジスタの$V_{BE}$を下回って$0\,\text{V}$に近づいたときに、トランジスタがoffになって歪みを生じさせないための回路になります。++ 後述のバイアス電圧$V_b$から励振段トランジスタの$V_{BE}$と出力段トランジスタの$V_{BE}$を差し引いた電圧が$R_{23}$,$R_{24}$に掛かりアイドリング電流が求まります。なのでアイドリング電流$I_i$は
$${I_i\simeq\frac{V_b-(V_{BE(Q8)}+V_{BE(Q9)}+V_{BE(U1)}+V_{BE(U3)})}{R_{23}+R_{24}}}$$
で決まります。つまり必要なバイアス電圧Vbは
で決まります。つまり必要なバイアス電圧$V_b$は
$${V_b\simeq I_i(R_{23}+R_{24})+V_{BE(Q8)}+V_{BE(Q9)}+V_{BE(U1)}+V_{BE(U3)}}$$
ですね。大体Q8,Q9のVBEは小信号トランジスタを用いたとき0.6~0.7V、U1,U3に大電力向けトランジスタを用いた場合0.5~0.55Vになりました。 ++入力に何も入れずにR23(もしくはR24)の電圧を測って、後述のバイアス回路の可変抵抗を回しながらアイドリング電流を計測します。 大体40mA〜60mAぐらいにしています。++ ++励振段トランジスタQ8,Q9も上記の小信号用を使いましたが、パワーアンプとして設計したいならば1W~10Wぐらいのトランジスタを用いましょう。++
ですね。大体$Q_8$,$Q_9$の$V_{BE}$は小信号トランジスタを用いたとき$0.6$〜$0.7\,\text{V}$、$U_1$,$U_3$に大電力向けトランジスタを用いた場合$0.5$〜$0.55\,\text{V}$になりました。 ++入力に何も入れずに$R_{23}$(もしくは$R_24$)の電圧を測って、後述のバイアス回路の可変抵抗を回しながらアイドリング電流を計測します。 大体$40$〜$60\,\text{mA}$ぐらいにしています。++ ++励振段トランジスタ$Q_8$,$Q_9$も上記の小信号用を使いましたが、パワーアンプとして設計したいならば$1$〜$10\,\text{W}$ぐらいのトランジスタを用いましょう。++
出力段用バイアス回路 - 
Q7のVBEとR7とR8で決まります。Q7のVBEが0.65Vとして、Q7のVceがバイアス電圧Vbだとすると大体
$Q_7$の$V_{BE}$と$R_7$と$R_8$で決まります。$Q_7$の$V_{BE}$が$0.65\,\text{V}$として、$Q_7$の$V_{CE}$がバイアス電圧$V_b$だとすると大体
$${V_b=V_{CE}\simeq 0.65(1+\frac{R_7}{R_8})}$$ になります。
そしてR7を可変抵抗(多回転型)にして調整しました。 ++ただし可変抵抗が故障してオープンモードになるとバイアス電圧が一気に上昇して出力段トランジスタが焼ける可能性があるので、、、R8を可変抵抗にしたほうがいいかもしれません++ 最後に**Q7を出力段トランジスタのU1あるいはU3のどちらかにボンドで熱結合して、出力段の熱暴走を防ぎましょう。** ++発熱によって出力段トランジスタのVBE低下により、アイドリング電流が増加しますが 熱結合することで、同時にQ7のVBEが低下してバイアス電圧が低下するのでアイドリング電流の増加を相殺して安定することができます。++
そして$R_7$を可変抵抗(多回転型)にして調整しました。 ++$Q_7$を出力段トランジスタの$U_1$あるいは$U_3$のどちらかにボンドで熱結合して、出力段の熱暴走を防ぎましょう。++ ++ただし可変抵抗が故障してオープンモードになるとバイアス電圧が一気に上昇して出力段トランジスタが焼ける可能性があるので、、、$R_8$を可変抵抗にしたほうがいいかもしれません++ ++発熱によって出力段トランジスタの$V_{BE}$低下により、アイドリング電流が増加しますが 熱結合することで、同時に$Q_7$の$V_{BE}$が低下してバイアス電圧が低下するのでアイドリング電流の増加を相殺して安定することができます。++
出力オフセット電圧調整用可変抵抗 -  ++そのまま動作させると、部品の誤差で直流オフセット電圧が重畳し出力されてしまい、スピーカーや出力段を破壊します。この対策として一段目に可変抵抗を導入します。++
R17とR21が調整用可変抵抗となります(R17とR21で別れていますが気にしないでください)。 可変抵抗の摺動子側をVccに繋げ、残りの端子をR1,R2とQ10,Q11のコレクタ側端子に接続します。 ++今回は多回転型の500kΩを用いました。++
$R_{17}$と$R_{21}$が調整用可変抵抗となります($R_{17}$と$R_{21}$で別れていますが気にしないでください)。 可変抵抗の摺動子側を$V_{CC}$に繋げ、残りの端子を$R_1$,$R_2$と$Q_{10}$,$Q_{11}$のコレクタ側端子に接続します。 ++今回は多回転型の$500\,\text{k}\Omega$を用いました。++
==入力に何も入れずに出力電圧を測り
大体5mV以下で、できれば1mV以下にできればいいと思います。==
大体$5\,\text{mV}$以下で、できれば$1\,\text{mV}$以下にできればいいと思います。==
出力段用トランジスタ -  自分はTTC3710B/TTA1452Bを採用しました。アンプの出力以上のトランジスタを用いましょう。 ++この部分はスピーカーを直接駆動するトランジスタになります。またアイドリング電流も常に流れてロスが常に発生します。ですのでアンプの出力以上のトランジスタを用いましょう。++ 二段目-三段目位相補償用コンデンサ = 
二段目(三段目)でトランジスタでの増幅を行う関係で、応答が遅れて位相ずれが発生します。そこでC1,C4,C15を入れて、高周波成分を帰還させて減衰させます。 ==これを入れないとCf2を入れようがなかなか発振が止まりません。Cf2を増やしてもまだ発振したり不安定ならば、このコンデンサの容量を増やしましょう。==
二段目(三段目)でトランジスタでの増幅を行う関係で、応答が遅れて位相ずれが発生します。そこで$C_1$,$C_4$,$C_{15}$を入れて、高周波成分を帰還させて減衰させます。 ==これを入れないと$C_{f2}$を入れようがなかなか発振が止まりません。$C_{f2}$を増やしてもまだ発振したり不安定ならば、このコンデンサの容量を増やしましょう。==
余談ですが、私が作って最初の頃はここを増やす発想が無くずっと不安定で、動作が安定するまでに1ヶ月かかりました。。。 増幅率(ゲイン) = 最後に古典制御論的な見方で、ゲインの説明をしておきます。 直流ゲイン -
この回路は非反転増幅回路になります。Cf2が無いと仮定して周波数特性を無視したゲインは
この回路は非反転増幅回路になります。$C_{f2}$が無いと仮定して周波数特性を無視したゲイン$G$は
$${G=\frac{V_{out}}{V_{in}}=1+\frac{R_{f2}}{R_{f1}}}$$ ですね。基本的にこのゲインをベースに設計していきます。 ++今回は3.2倍で設計してます。++ 交流ゲインと位相特性 -
そして位相補償用のCf2がRf2に並列なので、
そして位相補償用の$C_{f2}$が$R_{f2}$に並列なので、
$${G(\omega)=1+\frac{R_{f2}}{R_{f1}(1+j\omega C_{f2}R_{f2})}=\frac{R_{f1}(1+(\omega C_{f2}R_{f2})^2)+R_{f2}(1-j\omega C_{f2}R_{f2})}{R_{f1}(1+(\omega C_{f2}R_{f2})^2)}}$$
となります。積分要素があるので、各周波数ωに比例してGが減衰していくことになります。
となります。積分要素があるので、各周波数$\omega$に比例して$G$が減衰していくことになります。
++今回は位相が進んだと仮定して、遅れ補償をしたいのでこのようにしました。++ ++微分要素を含まないので、プロパーなゲインになりますね。++ ==ただしこのゲインはトランジスタの寄生容量や配線浮遊容量などによる、周波数特性を無視した値になります。==
ここから位相余裕が必要なときのコンデンサCf2を求めてみます。 元の位相がθ0、目標の位相がθ1だとしたら位相差Φは
ここから位相余裕が必要なときのコンデンサ$C_{f2}$を求めてみます。 元の位相が$\theta_0$、目標の位相が$\theta_1$だとしたら位相差$\phi$は
$${\phi=\theta_1-\theta_0}$$ とします。位相を遅らせるので負値になります。 $${\phi=\arctan(\frac{-{R_{f2}}^2\omega C_{f2}}{R_{f1}+R_{f1}(\omega C_{f2}R_{f2})^2+R_{f2}})}$$ ※数式ミスによりこの下工事中
~~なので~~
なので
~~このφから、ボード線図上で位相余裕が足りないときに必要なCf2を求めることがなんとなくわかります。~~
$${R_{f1}+R_{f1}(\omega C_{f2}R_{f2})^2+R_{f2}+{R_{f2}}^2\omega C_{f2}+\tan(\phi)=0}$$ こんな多項式から$C_{f2}$を求める必要がありますが、流石に面倒ですね。 なのでLTSpiceなどで回路を作って交流解析で最適な$C_{f2}$を求めてみてください。