rilyのアイコン画像
rily 2026年08月28日作成 (2026年08月31日更新)
製作品 製作品 閲覧数 38
rily 2026年08月28日作成 (2026年08月31日更新) 製作品 製作品 閲覧数 38

ディスクリートヘッドホンアンプの設計シート

ディスクリートヘッドホンアンプの設計シート

私が過去に設計して使っていた、ディスクリートなヘッドホンアンプの回路図と設計式を載せておこうと思います。
ヘッドホンアンプですが言い換えれば、電流の流せるオペアンプですね。
オペアンプを設計するのにも参考になるかもしれません。またゲインなどをさらに上げてパワーアンプとしても使えるように改良するのもありです。

回路

こちらが回路になります。
回路図
一段目の入力にJFETを用いており、入力にコンデンサを用いないDCアンプにしました。二段差動方式で大きなオープンループゲインを取り、三段目をフォールテッドカスコード回路にすることで出力電圧を大きく取っています。

使用したトランジスタ

基本的に使用したトランジスタ

後述のQ3Q_3Q6Q_6U1U_1,U3U_3を除いて
基本的にいずれのトランジスタも、小信号用の2SC1815/2SA1015などの小信号用低雑音トランジスタを用いましょう。今回は2SC1740/2SA933(とその同等品)を用いました。


差動増幅回路とそのテール電流

一段目差動増幅器のJFET

JFET周辺
J1J_1,J2J_2は東芝の2SK2145BLを使いました。
2SK2145はVGSV_{GS}が選別された2つのJFETがペアで1つのチップに内蔵されているので便利です。
ゲートのR27R_{27},R10R_{10}は発振防止です。数kΩ\,\text{k}\Omega台のを使いましょう。

一段目差動増幅器のテール電流と定電流回路

定電流回路
Q17Q_{17}Q18Q_{18}R22R_{22}で一段目のJFETに流すテール電流を決定しています。計算式ですが、一つのJFETに流れる電流は半分になるので

It1=VBE(Q18)2R22{I_{t1}=\frac{V_{BE(Q_{18})}}{2R_{22}}}

になります。VBE(Q18)V_{BE(Q18)}は大体0.65V0.65\,\text{V}で考えるといいと思います。
大体113mA3\,\text{mA}以下にしています。
増やせばゲインが増える一方で、発熱も増えてゲート漏れ電流が増加して出力アプセット電圧が増えるので、DCアンプにしたい場合は注意です。その対策としてカスコードブートストラップ回路を挿入しています。

二段目差動増幅器のトランジスタ

二段目差動増幅回路
小信号用汎用かつ低雑音な2SC1740/2SC933を用いました。それらと同等品を使っても構いません。
特に二段目差動増幅用は、ベースエミッタ間電圧VBEV_{BE}が近いものを選別して使いましょう。じゃないと出力オフセット電圧を合わせるのが大変です。
お互いのトランジスタペアを熱結合しておきましょう。熱結合すると温度が変化してもお互いのVBEV_{BE}が近い値で揃うので、誤差を相殺し温度に対して安定動作できます。

二段目差動増幅器のテール電流

二段目周辺
二段目のテール電流は、一段目のテール電流とR1R_1(R2R_2)とR12R_{12}、二段目差動増幅器のトランジスタQ1Q_1(Q2Q_2)のVBEV_{BE}で決まります。一つのトランジスタに流れるテール電流は半分になるので

It2=It1R1VBE(Q1)2R27{I_{t2}=\frac{I_{t1}R_1-V_{BE(Q_1)}}{2R_{27}}}

となります。
大体227mA7\,\text{mA}にしています。
先程と同じく、電流を増やせば発熱が増えます。その対策としてカスコード回路を挿入しています。

カスコードの(電圧/電流)

一段目差動増幅回路のカスコードブートストラップ回路と二段目差動増幅回路直下のカスコード回路の電圧について説明します。

一段目カスコードブートストラップ回路の電圧

一段目回路
この回路でJFETにかかるVDSV_{DS}を制限して、JFETの発熱を抑えます。
I3I_30.1mA0.1\,\text{mA}の定電流ダイオードを用いています。
カスコード電圧はI3I_3R4R_4Q10Q_{10},Q11Q_{11}VBEV_{BE}から決まるので

Vcas1=VDS(J1)I3R4VBE(Q10){V_{cas1}=V_{DS(J1)}\simeq I_3R_4-V_{BE(Q10)}}

また

It1R1>Vcas1>VDS(Q1)(sat){I_{t1}R_1>V_{cas1}>V_{DS(Q1)(sat)}}

で設計します。
大体3V3\,\text{V}ぐらいにしています。
ただしVcas1V_{cas1}を増やしすぎるとJFETの発熱量が増えていき、出力オフセット電圧が増えます

I3I_{3}0.1mA0.1mAと非常に低いため、Q10Q_{10}Q11Q_{11}のベース電流の分でR4R_4に流れる電流が低下してVcas1V_{cas1}が計算値より低くなります。なのでR4R_4は計算値より少しだけ増やすのがコツです。またC3C_3はこの電流による発振防止コンデンサです。1μF1\mu F以上のをつけましょう。

二段目カスコード回路の電圧

カスコード回路
こちらにカスコードを用いた理由は、周波数特性の良い小信号用トランジスタを使いつつ、そのトランジスタの発熱を抑えたかったからです。
I2I_2には10mA10mAの定電流ダイオード用いています。
I2のダイオードは、ロスが大きいので5mA5\,\text{mA}のものにしてR11R_{11}22kΩ22\,\text{k}\Omegaにしてもいいと思います。
カスコード電圧はQ1Q_1,Q2Q_2の(相対)コレクタ電圧以上にする必要があります。この電圧はQ1Q_1VCEV_{CE}00に近いと見ると

VC22It2R12{V_{C2}\simeq2I_{t2}R_{12}}

そして
カスコード電圧Vcas2V_{cas2}

Vcas2=VF(D2)VBE(Q3){V_{cas2}=V_{F(D_2)}-V_{BE(Q_3)}}

このとき

It2R3>Vcas2>VC2{I_{t2}R_3>V_{cas2}> V_{C2}}

が成り立つようにカスコード電圧Vcas2V_{cas2}を調整してください。今回はLEDの順方向電圧用いましたが、抵抗を用いても構いません。
大体Vcas2=VC2+3VV_{cas2} = V_{C2} + 3Vぐらいで設計してます。
もしVcas2V_{cas2}が足りなければ、追加でダイオードを追加しても良いです。

Q3Q_3,Q5Q_51W1W以上のを用いましょう。
Vcas2V_{cas2}を高くしすぎるとそれに比例してQ1Q_1,Q2Q_2の発熱量が高くなります。

三段目(フォールテッドカスコード回路)のテール電流

フォールテッドカスコード回路周辺
フォールテッドカスコードを用いた理由は、二段目の差動増幅器直下のカスコードにより出力電圧の最大値が下がってまい、飽和しやすくなるからです。
フォールテッドカスコード回路は、トランジスタQ3Q_3,Q5Q_5のコレクタ電圧を固定するだけでなく、R3R_3,R6R_6の電圧も同時に固定されます。この際Q3Q_3,Q6Q_6に流れる電流はR3R_3,R6R_6から先程のテール電流を差し引いた値です。一つのトランジスタに流れるテール電流It3I_{t3}

It3=I2R11VBE(Q4)R3It2{I_{t3}=\frac{I_2R_{11}-V_{BE(Q_4)}}{R_3}-I_{t2}}

です。
大体338mA8\,\text{mA}にしています。
Q4Q_4,Q6Q_6には1W1\,\text{W}以上のトランジスタを用いましょう。

三段目のカレントミラー回路

三段目カレントミラー回路
三段目に使用したカレントミラー用トランジスタも、上記の小信号汎用トランジスタです。
ただしそれなりの電流(It3I_{t3})と電圧がかかるので、1W1\,\text{W}程度のトランジスタにしたほうが良いかもしれませんね。
三段目に使用したカレントミラー用トランジスタも、ベースエミッタ間電圧VBEV_{BE}が近いものを選別して使いましょう。じゃないと出力オフセット電圧を合わせるのが大変です。

出力段

出力段のアイドリング電流

バイアス回路-励振段-出力段
アイドリング電流は出力段トランジスタが常にオン状態にさせることで、出力電圧がそのトランジスタのVBEV_{BE}を下回って0V0\,\text{V}に近づいたときに、トランジスタがoffになって歪みを生じさせないための回路になります。
後述のバイアス電圧VbV_bから励振段トランジスタのVBEV_{BE}と出力段トランジスタのVBEV_{BE}を差し引いた電圧がR23R_{23},R24R_{24}に掛かりアイドリング電流が求まります。なのでアイドリング電流IiI_i

IiVb(VBE(Q8)+VBE(Q9)+VBE(U1)+VBE(U3))R23+R24{I_i\simeq\frac{V_b-(V_{BE(Q8)}+V_{BE(Q9)}+V_{BE(U1)}+V_{BE(U3)})}{R_{23}+R_{24}}}

で決まります。つまり必要なバイアス電圧VbV_b

VbIi(R23+R24)+VBE(Q8)+VBE(Q9)+VBE(U1)+VBE(U3){V_b\simeq I_i(R_{23}+R_{24})+V_{BE(Q8)}+V_{BE(Q9)}+V_{BE(U1)}+V_{BE(U3)}}

ですね。大体Q8Q_8,Q9Q_9VBEV_{BE}は小信号トランジスタを用いたとき0.60.60.7V0.7\,\text{V}U1U_1,U3U_3に大電力向けトランジスタを用いた場合0.50.50.55V0.55\,\text{V}になりました。
入力に何も入れずにR23R_{23}(もしくはR24R_24)の電圧を測って、後述のバイアス回路の可変抵抗を回しながらアイドリング電流を計測します。
大体404060mA60\,\text{mA}ぐらいにしています。

励振段トランジスタQ8Q_8,Q9Q_9も上記の小信号用を使いましたが、パワーアンプとして設計したいならば1110W10\,\text{W}ぐらいのトランジスタを用いましょう。

出力段用バイアス回路

出力段バイアス回路
Q7Q_7VBEV_{BE}R7R_7R8R_8で決まります。R8R_8VBE(Q8)V_{BE(Q8)}がかかったときの電流でR7R_7に電圧が発生すると考えると、電圧バイアス電圧VbV_b

VbVBE(Q7)R7R8+VBE(Q8){V_b\simeq \frac{V_{BE(Q7)}R_7}{R8}+V_{BE(Q8)}}

つまり

VbVBE(Q7)(1+R7R8){V_b\simeq V_{BE(Q7)}(1+\frac{R_7}{R_8})}

になります。ただし

VBE(Q7)R8>It3{\frac{V_{BE(Q7)}}{R_8}>I_{t3}}

になるように設計しましょう。
そしてR7R_7を可変抵抗(多回転型)にして調整しました。
Q7Q_7を出力段トランジスタのU1U_1あるいはU3U_3のどちらかにボンドで熱結合して、出力段の熱暴走を防ぎましょう。
発熱によって出力段トランジスタのVBEV_{BE}低下により、アイドリング電流が増加しますが、熱結合することでQ7Q_7VBEV_{BE}が同時に低下してバイアス電圧が低下するので、アイドリング電流の増加を相殺して安定することができます。

ただし可変抵抗が故障してオープンモードになるとバイアス電圧が一気に上昇して出力段トランジスタが焼ける可能性があるので、、、R8R_8を可変抵抗にしたほうがいいかもしれません

出力オフセット電圧調整用可変抵抗

出力オフセット調整回路
そのまま動作させると、部品の誤差で直流オフセット電圧が重畳し出力されてしまい、スピーカーや出力段を破壊します。この対策として一段目に可変抵抗を導入します。
R17R_{17}R21R_{21}が調整用可変抵抗となります(R17R_{17}R21R_{21}で別れていますが気にしないでください)。
可変抵抗の摺動子側をVCCV_{CC}に繋げ、残りの端子をR1R_1,R2R_2Q10Q_{10},Q11Q_{11}のコレクタ側端子に接続します。
今回は多回転型の500kΩ500\,\text{k}\Omegaを用いました。
入力に何も入れずに出力電圧を測り
大体5mV5\,\text{mV}以下で、できれば1mV1\,\text{mV}以下にできればいいと思います。

出力段用トランジスタ

出力段回路
自分はTTC3710B/TTA1452Bを採用しました。アンプの出力以上のトランジスタを用いましょう。
この部分はスピーカーを直接駆動するトランジスタになります。またアイドリング電流も常に流れてロスが常に発生します。ですのでアンプの出力以上のトランジスタを用いましょう。

二段目-三段目位相補償用コンデンサ

内部位相補償コンデンサ
二段目(三段目)でトランジスタでの増幅を行う関係で、応答が遅れて位相ずれが発生します。そこでC1C_1,C4C_4,C15C_{15}を入れて、高周波成分を帰還させて減衰させます。
これを入れないとCf2C_{f2}を入れようがなかなか発振が止まりません。Cf2C_{f2}を増やしてもまだ発振したり不安定ならば、このコンデンサの容量を増やしましょう。
余談ですが、私が作って最初の頃はここを増やす発想が無くずっと不安定で、動作が安定するまでに1ヶ月かかりました。。。

増幅率(ゲイン)

最後に古典制御論的な見方で、ゲインの説明をしておきます。

直流ゲイン

この回路は非反転増幅回路になります。Cf2C_{f2}が無いと仮定して周波数特性を無視したゲインGG

G=VoutVin=1+Rf2Rf1{G=\frac{V_{out}}{V_{in}}=1+\frac{R_{f2}}{R_{f1}}}

ですね。基本的にこのゲインをベースに設計していきます。
今回は3.2倍で設計してます。

交流ゲインと位相特性

そして位相補償用のCf2C_{f2}Rf2R_{f2}に並列なので、

G(ω)=1+Rf2Rf1(1+jωCf2Rf2)=Rf1(1+(ωCf2Rf2)2)+Rf2(1jωCf2Rf2)Rf1(1+(ωCf2Rf2)2){G(\omega)=1+\frac{R_{f2}}{R_{f1}(1+j\omega C_{f2}R_{f2})}=\frac{R_{f1}(1+(\omega C_{f2}R_{f2})^2)+R_{f2}(1-j\omega C_{f2}R_{f2})}{R_{f1}(1+(\omega C_{f2}R_{f2})^2)}}

となります。積分要素があるので、各周波数ω\omegaに比例してGGが減衰していくことになります。
今回は位相が進んだと仮定して、遅れ補償をしたいのでこのようにしました。
微分要素を含まないので、プロパーなゲインになりますね。
ただしこのゲインはトランジスタの寄生容量や配線浮遊容量などによる、周波数特性を無視した値になります。
ここから位相余裕が必要なときのコンデンサCf2C_{f2}を求めてみます。
元の位相がθ0\theta_0、目標の位相がθ1\theta_1だとしたら位相差ϕ\phi

ϕ=θ1θ0{\phi=\theta_1-\theta_0}

とします。位相を遅らせるので負値になります。

ϕ=arctan(Rf22ωCf2Rf1+Rf1(ωCf2Rf2)2+Rf2){\phi=\arctan(\frac{-{R_{f2}}^2\omega C_{f2}}{R_{f1}+R_{f1}(\omega C_{f2}R_{f2})^2+R_{f2}})}

なので

Rf1+Rf1(ωCf2Rf2)2+Rf2+Rf22ωCf2+tan(ϕ)=0{R_{f1}+R_{f1}(\omega C_{f2}R_{f2})^2+R_{f2}+{R_{f2}}^2\omega C_{f2}+\tan(\phi)=0}

こんな多項式からCf2C_{f2}を求める必要がありますが、流石に面倒ですね。
なのでLTSpiceなどで回路を作って交流解析で最適なCf2C_{f2}を求めてみてください。

rilyのアイコン画像
私の記事なんて流石に興味ないよねぇ〜
ログインしてコメントを投稿する